TSMC công bố 3 hướng phát triển công nghệ chính: 1.6nm ra mắt năm sau, A14 1.4nm sẽ đuổi kịp Intel
Tháng trước, tại hội thảo kỹ thuật khu vực Bắc Mỹ, TSMC (Taiwan Semiconductor Manufacturing Company) đã công bố quy trình sản xuất tiên tiến nhất của họ – A14 (cấp độ 1.4nm). Tên gọi và thông số kỹ thuật của A14 cho thấy sự đối đầu trực diện với Intel 14A, vốn cũng được quảng bá là công nghệ 1.4nm.
TSMC cam kết rằng A14 sẽ mang lại cải tiến rõ rệt về hiệu năng, mức tiêu thụ điện năng và mật độ bóng bán dẫn so với công nghệ N2 (cấp độ 2nm) trước đó.
Công ty cho biết A14 đang được phát triển đúng tiến độ, với tỷ lệ thành phẩm tốt đã đạt được sớm hơn dự kiến. A14 dự kiến sẽ được sản xuất hàng loạt vào năm 2028, trong khi Intel 14A có thể thử nghiệm vào năm 2027 và đi vào sản xuất vào năm 2028 nếu mọi việc suôn sẻ.
Trong cuộc phỏng vấn với Tom’s Hardware, Phó Chủ tịch cấp cao phụ trách phát triển kinh doanh của TSMC – ông Trương Hiểu Cường (张晓强) – đã chia sẻ chi tiết về 3 hướng công nghệ chủ đạo của TSMC:
TSMC cho biết họ sẽ cung cấp nhiều quy trình tiên tiến khác nhau, tùy biến theo từng thị trường mục tiêu, với mục tiêu trở thành “nhà máy sản xuất chip cho mọi người” (Everyone’s Foundry). Cụ thể:
Dành cho thiết bị di động và máy tính cá nhân, TSMC sẽ cung cấp các quy trình như N3P, N2, N2P và A14, tối ưu cho hiệu năng trên mỗi watt mà không cần sử dụng cấp điện từ mặt sau (backside power delivery – vốn phức tạp và đắt đỏ). Nhờ đó, các SoC tiêu dùng sẽ đạt cân bằng tối ưu giữa hiệu suất, diện tích và thời lượng pin.
Đối với các bộ xử lý trung tâm trong trung tâm dữ liệu tiêu thụ hơn 1.000W, TSMC lên kế hoạch ra mắt A16 (cấp độ 1.6nm) có cấp điện mặt sau (BSPDN) vào cuối năm 2026. Tiếp theo là A14 phiên bản cao cấp hơn có tích hợp công nghệ Super Power Rail (SPR) vào năm 2029.
Trước nhu cầu ngày càng tăng với hệ thống đa chip (multi-chiplet) trong cơ sở hạ tầng AI, TSMC đã mở rộng danh mục công nghệ đóng gói tiên tiến, bao gồm quang điện tử trên silicon (silicon photonics) và các thành phần nguồn nhúng, hướng đến hệ thống băng thông cao, tích hợp và tiết kiệm điện năng.
Trước câu hỏi “Định luật Moore đã chết chưa?”, ông Trương Hiểu Cường khẳng định chưa. Từ 5nm đến A14, TSMC vẫn giữ được xu hướng giảm tiêu thụ điện khoảng 30% mỗi thế hệ, tăng mật độ bóng bán dẫn 20%, và tăng hiệu năng 15%, giống như trước đây.
A14 được kỳ vọng vượt trội so với công nghệ 3nm hiện tại và 2nm sẽ sản xuất trong năm nay. Theo TSMC, so với N2:
TSMC cũng dự kiến ra mắt các phiên bản dẫn xuất của A14 như:
Công ty cho biết A14 đang được phát triển đúng tiến độ, với tỷ lệ thành phẩm tốt đã đạt được sớm hơn dự kiến. A14 dự kiến sẽ được sản xuất hàng loạt vào năm 2028, trong khi Intel 14A có thể thử nghiệm vào năm 2027 và đi vào sản xuất vào năm 2028 nếu mọi việc suôn sẻ.
Trong cuộc phỏng vấn với Tom’s Hardware, Phó Chủ tịch cấp cao phụ trách phát triển kinh doanh của TSMC – ông Trương Hiểu Cường (张晓强) – đã chia sẻ chi tiết về 3 hướng công nghệ chủ đạo của TSMC:
Ba hướng công nghệ chủ đạo của TSMC
TSMC cho biết họ sẽ cung cấp nhiều quy trình tiên tiến khác nhau, tùy biến theo từng thị trường mục tiêu, với mục tiêu trở thành “nhà máy sản xuất chip cho mọi người” (Everyone’s Foundry). Cụ thể:
1. Mở rộng mật độ bóng bán dẫn và hiệu suất tối đa
Dành cho thiết bị di động và máy tính cá nhân, TSMC sẽ cung cấp các quy trình như N3P, N2, N2P và A14, tối ưu cho hiệu năng trên mỗi watt mà không cần sử dụng cấp điện từ mặt sau (backside power delivery – vốn phức tạp và đắt đỏ). Nhờ đó, các SoC tiêu dùng sẽ đạt cân bằng tối ưu giữa hiệu suất, diện tích và thời lượng pin.
2. Tối ưu cấp điện với chi phí hợp lý, đạt hiệu suất cao nhất
Đối với các bộ xử lý trung tâm trong trung tâm dữ liệu tiêu thụ hơn 1.000W, TSMC lên kế hoạch ra mắt A16 (cấp độ 1.6nm) có cấp điện mặt sau (BSPDN) vào cuối năm 2026. Tiếp theo là A14 phiên bản cao cấp hơn có tích hợp công nghệ Super Power Rail (SPR) vào năm 2029.
3. Giải pháp đóng gói đa chip cho AI và trung tâm dữ liệu
Trước nhu cầu ngày càng tăng với hệ thống đa chip (multi-chiplet) trong cơ sở hạ tầng AI, TSMC đã mở rộng danh mục công nghệ đóng gói tiên tiến, bao gồm quang điện tử trên silicon (silicon photonics) và các thành phần nguồn nhúng, hướng đến hệ thống băng thông cao, tích hợp và tiết kiệm điện năng.
Moore’s Law vẫn sống: Từ 5nm đến A14
Trước câu hỏi “Định luật Moore đã chết chưa?”, ông Trương Hiểu Cường khẳng định chưa. Từ 5nm đến A14, TSMC vẫn giữ được xu hướng giảm tiêu thụ điện khoảng 30% mỗi thế hệ, tăng mật độ bóng bán dẫn 20%, và tăng hiệu năng 15%, giống như trước đây.
A14 – bước tiến lớn vượt qua 3nm và 2nm
A14 được kỳ vọng vượt trội so với công nghệ 3nm hiện tại và 2nm sẽ sản xuất trong năm nay. Theo TSMC, so với N2:
- A14 có thể tăng tốc độ tới 15% ở cùng mức điện năng, hoặc
- Giảm đến 30% điện năng ở cùng mức hiệu suất.
TSMC cũng dự kiến ra mắt các phiên bản dẫn xuất của A14 như:
- A14P: bản hiệu năng cao có cấp điện từ mặt sau
- A14X: tối ưu hóa hiệu suất
- A14C: tiết kiệm chi phí