Intel EMIB-T: giải pháp đóng gói mới hứa hẹn vượt qua giới hạn của CoWoS, HBM4e đạt hơn 12Gb/s
Intel vừa chia sẻ khá nhiều thông tin về công nghệ đóng gói thế hệ mới EMIB-T tại hội nghị IEEE ECTC 2026. Đây được xem là bước phát triển tiếp theo của EMIB (Embedded Multi-die Interconnect Bridge), với mục tiêu giải quyết bài toán cấp nguồn và mở rộng kích thước gói chip dành cho các bộ xử lý AI hiệu năng cao.
Điểm khác biệt lớn nhất của EMIB-T nằm ở việc bổ sung TSV (Through-Silicon Via) ngay bên trong cầu silicon. Nhờ đó, nguồn điện có thể đi trực tiếp xuyên qua đế tới chip thay vì phải chạy vòng như trước, giúp rút ngắn đường cấp nguồn, tăng mật độ truyền tải điện và giảm tổn hao. Nếu EMIB được ví như một cây cầu nối giữa các chiplet thì EMIB-T giống như một nút giao nhiều tầng, vừa đảm nhiệm kết nối tín hiệu vừa hỗ trợ cấp nguồn hiệu quả hơn.
Theo Intel, phiên bản EMIB-T mới đã đạt thêm nhiều cải tiến đáng chú ý:
Sau khi tối ưu đồng thời cả tín hiệu và hệ thống cấp nguồn, Intel cho biết HBM4e có thể hoạt động ở tốc độ trên 12 Gb/s mỗi chân truyền dữ liệu, trong khi giao tiếp UCIe đạt 64 Gb/s. Điều này giúp việc mở rộng package không còn bị giới hạn bởi khả năng cấp nguồn như trước.
Một điểm đáng chú ý khác là cách tiếp cận của EMIB-T khác khá nhiều so với CoWoS của TSMC.
CoWoS sử dụng một lớp silicon interposer lớn để đặt toàn bộ chip lên trên, vì vậy kích thước package chịu ảnh hưởng trực tiếp bởi giới hạn của mask trong quá trình sản xuất. Trong khi đó, EMIB chỉ sử dụng các cầu silicon nhỏ tại những vị trí cần kết nối, còn phần còn lại vẫn là nền hữu cơ.
Nhờ sử dụng các cầu silicon kích thước nhỏ nên quá trình sản xuất wafer có thể tận dụng diện tích hiệu quả hơn, giảm đáng kể lượng silicon bị lãng phí. Việc không cần dùng một interposer cỡ lớn cũng giúp hạ chi phí sản xuất. Intel ước tính giải pháp EMIB-T có thể giảm hơn 40% chi phí đóng gói so với CoWoS trong một số trường hợp.
Một số thông tin được chia sẻ tại ECTC 2026 cũng cho thấy EMIB-T đang thu hút sự quan tâm từ nhiều đối tác lớn. Theo Intel:
Xa hơn, Intel đặt mục tiêu đến năm 2028 sẽ mở rộng package lên 120 × 180 mm, đủ khả năng tích hợp hơn 24 stack HBM trong cùng một package.
Có thể thấy cuộc cạnh tranh trong lĩnh vực đóng gói chip đang ngày càng trở nên quyết liệt. Nếu trước đây các hãng chủ yếu tập trung vào việc thu nhỏ tiến trình bán dẫn thì hiện nay, công nghệ đóng gói tiên tiến đã trở thành yếu tố quyết định để tiếp tục nâng hiệu năng, đặc biệt trong kỷ nguyên AI, nơi nhu cầu về băng thông bộ nhớ và khả năng mở rộng ngày càng lớn. EMIB-T chính là một trong những hướng đi mà Intel kỳ vọng sẽ giúp hãng cạnh tranh mạnh hơn với các giải pháp đóng gói đang rất phổ biến trên thị trường hiện nay.
Theo Intel, phiên bản EMIB-T mới đã đạt thêm nhiều cải tiến đáng chú ý:
- Khoảng cách giữa các bump kết nối lớp đầu tiên giảm xuống còn 25 µm.
- Kích thước package có thể mở rộng lên 120 × 120 mm.
- Một package có thể tích hợp diện tích tính toán và bộ nhớ lớn gấp hơn 9 lần giới hạn mask reticle, trên thực tế đã vượt mốc 10 lần.
Sau khi tối ưu đồng thời cả tín hiệu và hệ thống cấp nguồn, Intel cho biết HBM4e có thể hoạt động ở tốc độ trên 12 Gb/s mỗi chân truyền dữ liệu, trong khi giao tiếp UCIe đạt 64 Gb/s. Điều này giúp việc mở rộng package không còn bị giới hạn bởi khả năng cấp nguồn như trước.
Một điểm đáng chú ý khác là cách tiếp cận của EMIB-T khác khá nhiều so với CoWoS của TSMC.
CoWoS sử dụng một lớp silicon interposer lớn để đặt toàn bộ chip lên trên, vì vậy kích thước package chịu ảnh hưởng trực tiếp bởi giới hạn của mask trong quá trình sản xuất. Trong khi đó, EMIB chỉ sử dụng các cầu silicon nhỏ tại những vị trí cần kết nối, còn phần còn lại vẫn là nền hữu cơ.
Nhờ sử dụng các cầu silicon kích thước nhỏ nên quá trình sản xuất wafer có thể tận dụng diện tích hiệu quả hơn, giảm đáng kể lượng silicon bị lãng phí. Việc không cần dùng một interposer cỡ lớn cũng giúp hạ chi phí sản xuất. Intel ước tính giải pháp EMIB-T có thể giảm hơn 40% chi phí đóng gói so với CoWoS trong một số trường hợp.
Một số thông tin được chia sẻ tại ECTC 2026 cũng cho thấy EMIB-T đang thu hút sự quan tâm từ nhiều đối tác lớn. Theo Intel:
- Thế hệ TPU tiếp theo của Google được cho là sẽ chuyển từ CoWoS sang EMIB-T.
- MediaTek cũng đã công bố tại COMPUTEX 2026 rằng thế hệ chip kế tiếp sẽ sử dụng độc quyền công nghệ này.
- Tỷ lệ thành phẩm (yield) của EMIB-T hiện đã vượt 90%.
Xa hơn, Intel đặt mục tiêu đến năm 2028 sẽ mở rộng package lên 120 × 180 mm, đủ khả năng tích hợp hơn 24 stack HBM trong cùng một package.
Có thể thấy cuộc cạnh tranh trong lĩnh vực đóng gói chip đang ngày càng trở nên quyết liệt. Nếu trước đây các hãng chủ yếu tập trung vào việc thu nhỏ tiến trình bán dẫn thì hiện nay, công nghệ đóng gói tiên tiến đã trở thành yếu tố quyết định để tiếp tục nâng hiệu năng, đặc biệt trong kỷ nguyên AI, nơi nhu cầu về băng thông bộ nhớ và khả năng mở rộng ngày càng lớn. EMIB-T chính là một trong những hướng đi mà Intel kỳ vọng sẽ giúp hãng cạnh tranh mạnh hơn với các giải pháp đóng gói đang rất phổ biến trên thị trường hiện nay.