Samsung Electronics và SK hynix đang bước vào cuộc đua phát triển công nghệ DRAM thế hệ mới nhằm vượt qua giới hạn thu nhỏ tiến trình dưới 10nm, qua đó giành lợi thế trong thị trường bộ nhớ dành cho AI tương lai.
Theo trang công nghệ Wccftech, khác với CPU hay GPU, chip nhớ DRAM phải sử dụng tụ điện để lưu trữ dữ liệu. Khi tiến trình sản xuất ngày càng nhỏ hơn, đặc biệt ở các node dưới 10nm như 1c, kích thước tụ điện ngày càng khó thu nhỏ thêm. Khoảng cách giữa các transistor giảm xuống cũng khiến nguy cơ rò điện và chập mạch tăng cao.
Để tiếp tục nâng mật độ lưu trữ, ngành công nghiệp bán dẫn đang chuyển sang hướng phát triển 3D DRAM — công nghệ bộ nhớ xếp chồng theo chiều dọc thay vì bố trí phẳng 2D truyền thống. Ý tưởng này khá giống với 3D NAND, tức tận dụng cấu trúc xếp lớp để tăng dung lượng mà không cần tiếp tục thu nhỏ quá mức tiến trình.
Tuy nhiên, Samsung và SK hynix lại đang đi theo hai hướng tiếp cận hoàn toàn khác nhau.
Phía Samsung muốn ứng dụng công nghệ GAAFET vào DRAM. Trên chip xử lý, GAAFET giúp transistor bao quanh toàn bộ kênh dẫn nhằm cải thiện khả năng kiểm soát dòng điện. Nhưng với DRAM, Samsung phải giải quyết bài toán khó hơn: tích hợp transistor GAAFET cùng tụ điện lưu trữ trong cùng một ô nhớ.
Để làm được điều này, Samsung được cho là đang tham khảo thiết kế của NAND flash, bằng cách đặt mạch điều khiển đọc/ghi xuống dưới lớp mảng lưu trữ nhằm tiết kiệm không gian và tăng mật độ.
Trong khi đó, SK hynix lại chọn kiến trúc 4F2. Giải pháp này sử dụng cấu trúc transistor xếp chồng theo chiều dọc, với vật liệu cổng bao quanh transistor tương tự GAAFET, còn bộ phận nhận dữ liệu từ tụ điện được đặt phía dưới cột transistor. Dù có vài điểm tương đồng với hướng đi của Samsung, cách bố trí không gian và logic thiết kế của hai bên lại rất khác nhau.
Theo đánh giá của giới chuyên môn, mục tiêu cuối cùng của cả Samsung lẫn SK hynix đều giống nhau: trở thành hãng đầu tiên thương mại hóa thành công 3D DRAM và biến công nghệ của mình thành tiêu chuẩn ngành trong tương lai.
Trong bối cảnh AI đang thúc đẩy nhu cầu bộ nhớ băng thông cao và dung lượng lớn tăng mạnh, hãng nào giải quyết được bài toán công nghệ, cải thiện tỷ lệ thành phẩm và đưa vào sản xuất hàng loạt sớm hơn sẽ nắm lợi thế cực lớn trên thị trường bộ nhớ thế hệ tiếp theo.
Theo trang công nghệ Wccftech, khác với CPU hay GPU, chip nhớ DRAM phải sử dụng tụ điện để lưu trữ dữ liệu. Khi tiến trình sản xuất ngày càng nhỏ hơn, đặc biệt ở các node dưới 10nm như 1c, kích thước tụ điện ngày càng khó thu nhỏ thêm. Khoảng cách giữa các transistor giảm xuống cũng khiến nguy cơ rò điện và chập mạch tăng cao.
Phía Samsung muốn ứng dụng công nghệ GAAFET vào DRAM. Trên chip xử lý, GAAFET giúp transistor bao quanh toàn bộ kênh dẫn nhằm cải thiện khả năng kiểm soát dòng điện. Nhưng với DRAM, Samsung phải giải quyết bài toán khó hơn: tích hợp transistor GAAFET cùng tụ điện lưu trữ trong cùng một ô nhớ.
Trong khi đó, SK hynix lại chọn kiến trúc 4F2. Giải pháp này sử dụng cấu trúc transistor xếp chồng theo chiều dọc, với vật liệu cổng bao quanh transistor tương tự GAAFET, còn bộ phận nhận dữ liệu từ tụ điện được đặt phía dưới cột transistor. Dù có vài điểm tương đồng với hướng đi của Samsung, cách bố trí không gian và logic thiết kế của hai bên lại rất khác nhau.
Theo đánh giá của giới chuyên môn, mục tiêu cuối cùng của cả Samsung lẫn SK hynix đều giống nhau: trở thành hãng đầu tiên thương mại hóa thành công 3D DRAM và biến công nghệ của mình thành tiêu chuẩn ngành trong tương lai.
Trong bối cảnh AI đang thúc đẩy nhu cầu bộ nhớ băng thông cao và dung lượng lớn tăng mạnh, hãng nào giải quyết được bài toán công nghệ, cải thiện tỷ lệ thành phẩm và đưa vào sản xuất hàng loạt sớm hơn sẽ nắm lợi thế cực lớn trên thị trường bộ nhớ thế hệ tiếp theo.