Samsung phát triển thành công lô DRAM 1c nm đầu tiên, sẽ được sử dụng cho bộ nhớ HBM4 trong tương lai
Vn-Z.vn Ngày 22 tháng 10 năm 2024, Theo báo cáo của ZDNET Hàn Quốc vào ngày hôm qua 21 tháng 10, Samsung Electronics đã lần đầu tiên phát triển thành công DRAM 1c nm (thế hệ thứ 6 của tiến trình 10nm) trong tháng này, với lô sản phẩm đầu tiên đạt tiêu chuẩn “Good Die” (chất lượng đạt chuẩn). Thành tựu này đã nhận được nhiều đánh giá tích cực từ nội bộ công ty.
Tuy nhiên, việc sản xuất hàng loạt DRAM 1c nm của Samsung vẫn cần thêm thời gian phát triển. Hiện tại, tỷ lệ sản phẩm đạt chuẩn từ lô đầu tiên chỉ dưới 10%. Về mặt sản xuất, Samsung dự định hoàn thành dây chuyền sản xuất DRAM 1c nm đầu tiên vào cuối năm nay.
Bộ nhớ HBM thế hệ tiếp theo của Samsung - HBM4 - dự kiến sẽ được phát triển dựa trên công nghệ DRAM 1c nm, với hy vọng tận dụng ưu thế về tiến trình để bắt kịp các đối thủ SK Hynix và Micron, hai công ty hiện đang nhanh chóng cung cấp sản phẩm HBM3E, nhằm giành lại thị phần trong lĩnh vực HBM.
Theo thông lệ trong ngành, mỗi thế hệ tiến trình DRAM thường được ứng dụng đầu tiên cho bộ nhớ DDR thông dụng, sau đó mới mở rộng sang LPDDR và cuối cùng là HBM, nơi yêu cầu cao về hiệu suất và tỷ lệ đạt chuẩn.
Tuy nhiên, với việc dây chuyền sản xuất DRAM 1c nm đầu tiên chỉ được xây dựng vào cuối năm nay, việc sản xuất hàng loạt sẽ sớm nhất diễn ra vào nửa đầu năm 2025. Trong khi đó, HBM4 của Samsung dự kiến sẽ được sản xuất hàng loạt vào cuối năm 2025. Điều này có thể ám chỉ rằng Samsung sẽ phá vỡ quy trình thông thường đối với DRAM 1c nm và đặt ra yêu cầu cao hơn về tốc độ nâng cấp hiệu suất và tỷ lệ đạt chuẩn cho tiến trình này.
Trước đó một số nguồn tin cho biết, Samsung Electronics dự kiến sẽ bắt đầu giai đoạn tape-out (chuẩn bị thiết kế) cho bộ nhớ HBM4 thế hệ mới vào cuối năm nay, nhằm chuẩn bị cho sản xuất hàng loạt HBM4 12 lớp vào cuối năm sau.
Xét về thời gian từ tape-out đến khi ra mắt sản phẩm thử nghiệm, thường mất khoảng 3 đến 4 tháng. Do đó, mẫu thử nghiệm HBM4 12H của Samsung Electronics dự kiến sẽ xuất hiện sớm nhất vào đầu năm sau. Sau đó, Samsung sẽ tiến hành kiểm tra chức năng, cải thiện thiết kế và quy trình, trước khi gửi mẫu thử nghiệm đã hoàn thiện đến các khách hàng chính.
Đáng chú ý, Samsung sẽ sử dụng tiến trình 1c nm cho DRAM và tiến trình 4nm cho các chip logic trong HBM4. Điều này giúp cải thiện hiệu suất năng lượng và tích hợp thêm nhiều chức năng trong chip logic.
Quyết định này của Samsung đã gây ảnh hưởng đến đối thủ chính của họ trong thị trường HBM là SK Hynix:
Một thành viên giấu tên từ đội phát triển HBM của SK Hynix cho biết, công ty ban đầu có kế hoạch sử dụng tiến trình 1b nm cho các chip DRAM trong HBM4. Tuy nhiên, sau khi biết được kế hoạch HBM4 của Samsung, SK Hynix hiện đang xem xét việc chuyển sang sử dụng tiến trình 1c nm DRAM cho sản phẩm của mình.
Đối với phần chip logic của bộ nhớ HBM4, SK Hynix dự kiến sẽ sử dụng giải pháp 5nm hoặc 12nm do TSMC cung cấp.
Bộ nhớ HBM thế hệ tiếp theo của Samsung - HBM4 - dự kiến sẽ được phát triển dựa trên công nghệ DRAM 1c nm, với hy vọng tận dụng ưu thế về tiến trình để bắt kịp các đối thủ SK Hynix và Micron, hai công ty hiện đang nhanh chóng cung cấp sản phẩm HBM3E, nhằm giành lại thị phần trong lĩnh vực HBM.
Theo thông lệ trong ngành, mỗi thế hệ tiến trình DRAM thường được ứng dụng đầu tiên cho bộ nhớ DDR thông dụng, sau đó mới mở rộng sang LPDDR và cuối cùng là HBM, nơi yêu cầu cao về hiệu suất và tỷ lệ đạt chuẩn.
Tuy nhiên, với việc dây chuyền sản xuất DRAM 1c nm đầu tiên chỉ được xây dựng vào cuối năm nay, việc sản xuất hàng loạt sẽ sớm nhất diễn ra vào nửa đầu năm 2025. Trong khi đó, HBM4 của Samsung dự kiến sẽ được sản xuất hàng loạt vào cuối năm 2025. Điều này có thể ám chỉ rằng Samsung sẽ phá vỡ quy trình thông thường đối với DRAM 1c nm và đặt ra yêu cầu cao hơn về tốc độ nâng cấp hiệu suất và tỷ lệ đạt chuẩn cho tiến trình này.
Trước đó một số nguồn tin cho biết, Samsung Electronics dự kiến sẽ bắt đầu giai đoạn tape-out (chuẩn bị thiết kế) cho bộ nhớ HBM4 thế hệ mới vào cuối năm nay, nhằm chuẩn bị cho sản xuất hàng loạt HBM4 12 lớp vào cuối năm sau.
Xét về thời gian từ tape-out đến khi ra mắt sản phẩm thử nghiệm, thường mất khoảng 3 đến 4 tháng. Do đó, mẫu thử nghiệm HBM4 12H của Samsung Electronics dự kiến sẽ xuất hiện sớm nhất vào đầu năm sau. Sau đó, Samsung sẽ tiến hành kiểm tra chức năng, cải thiện thiết kế và quy trình, trước khi gửi mẫu thử nghiệm đã hoàn thiện đến các khách hàng chính.
Đáng chú ý, Samsung sẽ sử dụng tiến trình 1c nm cho DRAM và tiến trình 4nm cho các chip logic trong HBM4. Điều này giúp cải thiện hiệu suất năng lượng và tích hợp thêm nhiều chức năng trong chip logic.
Quyết định này của Samsung đã gây ảnh hưởng đến đối thủ chính của họ trong thị trường HBM là SK Hynix:
Một thành viên giấu tên từ đội phát triển HBM của SK Hynix cho biết, công ty ban đầu có kế hoạch sử dụng tiến trình 1b nm cho các chip DRAM trong HBM4. Tuy nhiên, sau khi biết được kế hoạch HBM4 của Samsung, SK Hynix hiện đang xem xét việc chuyển sang sử dụng tiến trình 1c nm DRAM cho sản phẩm của mình.
Đối với phần chip logic của bộ nhớ HBM4, SK Hynix dự kiến sẽ sử dụng giải pháp 5nm hoặc 12nm do TSMC cung cấp.
