Việc tiếp tục thu nhỏ kích thước transistor và thúc đẩy các quy trình chế tạo bán dẫn tiên tiến đang là mục tiêu chung của toàn ngành. Một trong những chìa khóa quan trọng chính là tìm ra các vật liệu transistor mới, lý tưởng hơn.
Ảnh Intel
Tại Hội nghị Thiết bị Điện tử Quốc tế IEEE (IEDM) năm 2025, nhóm nghiên cứu của Intel và Intel Foundry đã trình diễn ba loại vật liệu MIM (kim loại, cách điện, kim loại) dạng xếp lớp đầy hứa hẹn, bao gồm:
Các vật liệu này được dùng cho tụ khử nhiễu trên chip (on-chip decoupling capacitor) theo cấu trúc MIM. Đột phá lần này được kỳ vọng sẽ giải quyết một thách thức then chốt của các tiến trình sản xuất tiên tiến: duy trì nguồn điện ổn định khi transistor ngày càng thu nhỏ.
Cả ba vật liệu mới đều có thể ứng dụng trong cấu trúc tụ điện rãnh sâu, đồng thời tương thích với quy trình chế tạo hậu kỳ (BEOL) tiêu chuẩn hiện tại, tức là có thể tích hợp trực tiếp vào dây chuyền sản xuất hiện có.
Những vật liệu này giúp tăng mạnh mật độ điện dung phẳng, đạt mức khoảng 60–98 femtofarad trên mỗi micromet vuông (fF/µm²), đồng thời có độ tin cậy rất cao. Mức rò điện thấp hơn mục tiêu tiêu chuẩn của ngành tới 1.000 lần (tức giảm xuống còn 1/1000), mà không làm suy giảm các chỉ số độ tin cậy như trôi điện dung hay điện áp đánh thủng.
Các chủ đề công nghệ tiên tiến khác được Intel thảo luận tại hội nghị
Ngoài vật liệu transistor mới, các nhà nghiên cứu của Intel Foundry còn trình bày nhiều hướng nghiên cứu quan trọng khác:
Công nghệ chiplet GaN siêu mỏng
Intel trình diễn chiplet nitride gali (GaN) hoàn chỉnh chức năng trên nền wafer 300 mm, có độ dày chỉ 19 micromet, mỏng hơn sợi tóc người. Chiplet này được tích hợp đầy đủ thư viện mạch điều khiển số, hứa hẹn giải quyết các thách thức về cấp nguồn và hiệu suất cho thế hệ thiết bị điện công suất cao và RF tiếp theo.
Lỗi dữ liệu “âm thầm” (Silent Data Error)
Các phương pháp kiểm tra truyền thống có thể bỏ sót một số lỗi quan trọng, dẫn đến tình trạng hư hỏng dữ liệu âm thầm trong CPU dùng cho trung tâm dữ liệu. Vì vậy, cần áp dụng các phương pháp kiểm thử chức năng đa dạng hơn để bảo đảm độ tin cậy khi triển khai ở quy mô lớn.
Độ tin cậy của transistor FET 2D
Intel hợp tác với Đại học Công nghệ Vienna để nghiên cứu khả năng các vật liệu hai chiều (như disulfide molypden – MoS₂) trong việc thay thế silicon, nhằm tạo ra các transistor siêu nhỏ trong tương lai.
Quy trình viền chọn lọc cho FET 2D
Intel hợp tác với IMEC để cải tiến các module kỹ thuật dùng cho việc hình thành tiếp điểm nguồn/drain và tích hợp chồng cổng (gate stack), giảm độ dày lớp oxit tương đương (EOT) và đảm bảo tương thích với các nhà máy sản xuất hiện tại.
Thu nhỏ CMOS
Intel phối hợp với Đại học Quốc gia Seoul (Hàn Quốc) nghiên cứu các tiến bộ mới nhất trong công nghệ thu nhỏ CMOS, bao gồm cách cân bằng giữa công suất tiêu thụ, hiệu năng và diện tích, mạng cấp nguồn mặt sau, cũng như đồng tối ưu thiết kế – quy trình (DTCO), nhằm tiếp tục thúc đẩy ngành bán dẫn phát triển để đáp ứng nhu cầu tính toán của AI và HPC.
Ảnh Intel
- Oxit hafni–zirconi có tính sắt điện (HZO – Hafnium Zirconium Oxide)
- Oxit titan (TiO – Titanium Oxide)
- Titanat stronti (STO – Strontium Titanate)
Các vật liệu này được dùng cho tụ khử nhiễu trên chip (on-chip decoupling capacitor) theo cấu trúc MIM. Đột phá lần này được kỳ vọng sẽ giải quyết một thách thức then chốt của các tiến trình sản xuất tiên tiến: duy trì nguồn điện ổn định khi transistor ngày càng thu nhỏ.
Cả ba vật liệu mới đều có thể ứng dụng trong cấu trúc tụ điện rãnh sâu, đồng thời tương thích với quy trình chế tạo hậu kỳ (BEOL) tiêu chuẩn hiện tại, tức là có thể tích hợp trực tiếp vào dây chuyền sản xuất hiện có.
Những vật liệu này giúp tăng mạnh mật độ điện dung phẳng, đạt mức khoảng 60–98 femtofarad trên mỗi micromet vuông (fF/µm²), đồng thời có độ tin cậy rất cao. Mức rò điện thấp hơn mục tiêu tiêu chuẩn của ngành tới 1.000 lần (tức giảm xuống còn 1/1000), mà không làm suy giảm các chỉ số độ tin cậy như trôi điện dung hay điện áp đánh thủng.
Các chủ đề công nghệ tiên tiến khác được Intel thảo luận tại hội nghị
Ngoài vật liệu transistor mới, các nhà nghiên cứu của Intel Foundry còn trình bày nhiều hướng nghiên cứu quan trọng khác:
Công nghệ chiplet GaN siêu mỏng
Intel trình diễn chiplet nitride gali (GaN) hoàn chỉnh chức năng trên nền wafer 300 mm, có độ dày chỉ 19 micromet, mỏng hơn sợi tóc người. Chiplet này được tích hợp đầy đủ thư viện mạch điều khiển số, hứa hẹn giải quyết các thách thức về cấp nguồn và hiệu suất cho thế hệ thiết bị điện công suất cao và RF tiếp theo.
Lỗi dữ liệu “âm thầm” (Silent Data Error)
Các phương pháp kiểm tra truyền thống có thể bỏ sót một số lỗi quan trọng, dẫn đến tình trạng hư hỏng dữ liệu âm thầm trong CPU dùng cho trung tâm dữ liệu. Vì vậy, cần áp dụng các phương pháp kiểm thử chức năng đa dạng hơn để bảo đảm độ tin cậy khi triển khai ở quy mô lớn.
Độ tin cậy của transistor FET 2D
Intel hợp tác với Đại học Công nghệ Vienna để nghiên cứu khả năng các vật liệu hai chiều (như disulfide molypden – MoS₂) trong việc thay thế silicon, nhằm tạo ra các transistor siêu nhỏ trong tương lai.
Quy trình viền chọn lọc cho FET 2D
Intel hợp tác với IMEC để cải tiến các module kỹ thuật dùng cho việc hình thành tiếp điểm nguồn/drain và tích hợp chồng cổng (gate stack), giảm độ dày lớp oxit tương đương (EOT) và đảm bảo tương thích với các nhà máy sản xuất hiện tại.
Thu nhỏ CMOS
Intel phối hợp với Đại học Quốc gia Seoul (Hàn Quốc) nghiên cứu các tiến bộ mới nhất trong công nghệ thu nhỏ CMOS, bao gồm cách cân bằng giữa công suất tiêu thụ, hiệu năng và diện tích, mạng cấp nguồn mặt sau, cũng như đồng tối ưu thiết kế – quy trình (DTCO), nhằm tiếp tục thúc đẩy ngành bán dẫn phát triển để đáp ứng nhu cầu tính toán của AI và HPC.
BÀI MỚI ĐANG THẢO LUẬN