Dòng chip Nova Lake-HX thế hệ tiếp theo của Intel sẽ sở hữu CPU 28 nhân được xây dựng từ sáu chiplet, sử dụng kết hợp ba công nghệ quy trình sản xuất
Intel Nova Lake-HX lộ thiết kế CPU 28 nhân: Kết hợp 6 chiplet và 3 tiến trình sản xuất
Sơ đồ đóng gói của các bộ xử lý di động thế hệ tiếp theo thuộc dòng Intel Nova Lake-HX và Nova Lake-H vừa lần đầu được hé lộ.
Trong số 6 chiplet, chiplet tính toán có diện tích khoảng 104 mm², được sản xuất trên tiến trình TSMC N2P. Đây là thành phần đảm nhiệm toàn bộ 24 nhân P-core và E-core của bộ xử lý.
Chiplet đồ họa sử dụng tiến trình Intel 3-E, tích hợp 4 nhân Xe và có diện tích khoảng 26 mm². Trong khi đó, chiplet SoC Hub và chiplet điều khiển ngoại vi lần lượt có diện tích 72 mm² và 58 mm², cùng sử dụng tiến trình Intel 18A-P. Chiplet SoC Hub đảm nhiệm thêm 4 nhân LPE-core.
Hai chiplet còn lại là các die đệm thụ động, có diện tích lần lượt 21 mm² và 85 mm². Chúng được sử dụng để hỗ trợ kết cấu vật lý của gói chip và cân bằng khả năng tản nhiệt.
Đối với phiên bản Nova Lake-H, chiplet đồ họa, SoC Hub và điều khiển ngoại vi được giữ nguyên như trên Nova Lake-HX. Sự khác biệt chủ yếu nằm ở chiplet tính toán và các die đệm thụ động.
Cụ thể, chiplet tính toán của Nova Lake-H được thu nhỏ xuống còn 55 mm², tích hợp 12 nhân CPU gồm 4 nhân P-core và 8 nhân E-core. Die đệm thụ động cũng được thu gọn xuống còn 45 mm².
Nhờ đó, kích thước đóng gói của Nova Lake-H giảm xuống còn 12 × 23 mm, với tổng diện tích khoảng 276 mm², ngắn hơn 7 mm so với phiên bản HX.
Một điểm đáng chú ý trong thiết kế Nova Lake-HX là cách Intel phân chia các tiến trình sản xuất giữa những chiplet khác nhau.
Thay vì sử dụng hoàn toàn công nghệ sản xuất của mình, Intel giao phần chiplet tính toán quan trọng nhất cho TSMC sản xuất trên tiến trình N2P. Trong khi đó, tiến trình Intel 18A-P được sử dụng cho chiplet SoC Hub và điều khiển ngoại vi, còn chiplet đồ họa sử dụng tiến trình Intel 3-E đã trưởng thành hơn.
Cách tiếp cận này cho thấy Intel đang kết hợp nhiều tiến trình sản xuất trong cùng một gói chip, lựa chọn công nghệ phù hợp cho từng thành phần thay vì áp dụng một tiến trình duy nhất cho toàn bộ bộ xử lý.
Moore’s Law Is Dead (MLID) cho biết các số liệu đo đạc có sai số dưới 5% so với giá trị thực. Tuy nhiên, một số thông số đã được điều chỉnh nhằm bảo vệ nguồn tin cung cấp thông tin.
MLID cũng đề cập đến một cấu hình đồ họa với 12 nhân Xe. Theo đó, cấu hình này sẽ sử dụng một die đơn, chiếm không gian vốn dành cho chiplet đồ họa và die đệm liền kề trong thiết kế được mô tả ở trên.
BÀI MỚI ĐANG THẢO LUẬN